Page 44 - 電路板季刊第111期

42 專業技術 透過封閉迴路設計與驗證架構加速高速互連開發

圖11、 系統設計：資料中心主機板設計C 的高速通道設計，採用雙連接器拓撲，一端透
過延伸卡連接至主機板，另一端連接 PCIe Gen5 裝置

圖12、 電性驗證：P CI e 通道遮蔽（lane m as k）實驗之電壓裕度測試結果比較。在
x16 與 x4寬度操作模式下，於 Lane 1 發現不對稱的電壓裕度現象

圖13、 系統設計：高速通道之腳位區域訊號走線設計指引，建議外側 pins 應配置於上
層走線層，而內側 pins 應配置於下層走線層

圖14、 主機板設計：佈局設計審查顯示 Port 3 與 Port 4 之腳位區域訊號走線存在設計違規情形。