Page 40 - 電路板季刊第111期
P. 40

38  專業技術      透過封閉迴路設計與驗證架構加速高速互連開發


            裕度劣化。因此在主機板設計A版本二中加入背鑽設計，圖 4 與圖 5 所示問題皆獲得
            完全改善。














                                          Figure 3a                  Figure 3b

                圖3a、系統設計：未實施背鑽的主機板設計A單連接器拓撲。3b： 背鑽改善示意
















             圖4a、訊號完整性（板線及阻抗量測）: 不良PCIe接口損耗約為其它PCIe 接口的兩倍














                    圖4b、訊號完整性（插入損耗量測）: PCIe Gen4 16 GHz附近產生共振

















                      圖4c、訊號完整性（阻抗量測）: PCB信號轉層鑽孔處顯示較低阻抗
   35   36   37   38   39   40   41   42   43   44   45