Page 29 - 電路板季刊第109期
P. 29

電路板季刊 2025.10       專業技術 27


            2.34 Intel΋ආ܆ༀFoverosਗ਼ආɝზზ࿁ટ(1)
                      2.34  Intel先進封裝Foveros將進入銅銅對接
                 Intel也在2025 ECTC論文集另宣佈其五                                             銅銅對接
                       Intel在2025 ECTC論文集中宣佈其五代
                       Foveros將進入銅銅對接時代,右上示意
            代Foveros將進入銅銅對接時代,右上示意
                       圖即取自該文。中左及中右兩圖所展現
            圖即取自該文。中左及中右兩圖所展現者仍
                       者仍為該平台早先的C4µBump微凸塊互
            為該平台早先的C4µBump微凸塊可做為銅                                             此圖取自 2025 ECTC 論文集 P,83 Intel文章
                       連的對比畫面,最下兩圖即為C4微凸塊
                       與銅銅對接兩者,在接口密度上
            銅對接的對比,最下兩圖即為C4微凸
                       的巨大差異;左C4微凸塊的接口                                               C4微凸塊互連
                                     2
            塊與銅銅對接兩者的直接對比,其接
                       密度僅400 EA/mm ,而右圖銅
                                           2
                       銅對接竟增加到10 k/mm 之多。
            口密度出現巨大差異;左C4微凸塊接口
            密度僅         頂部晶片    C4 μBump  C2 Bump  3D 封裝
                                高鉛微凸塊
            400個/                     錫銅合金凸塊
                       矽通孔            矽通孔
                2
            mm ,而          基底晶片
            右圖銅
            銅對接              Substrate 有機載板
            者其密
            度竟增
            加到萬
            個/mm   2
                                                          1
            之多。

            2.35 Intel΋ආ܆ༀFoverosਗ਼ආɝზზ࿁ટ(2)
                 先進封裝中Intel已量產者兩大招牌就是EMIB與Foveros,從前節可知Intel在
            2025年已進入銅銅對接的高速高效的運算,但也是高難度的開始。Forveros又有四
            個平台即Omni,-S,-R,-B。其中-S是指架構中已加入                              ODI(Omni Directional Interconnect) 平台
                            2.35  Intel
            矽中介層,-R與-B要到2027年才能量產。右上圖3D封裝
            的ODI即為Omni平台,其特點是上下各晶片間已採用精密
                                                                              Substrate  有機載板
            的銅銅對接,且底層晶還出現上下訊號可直達的矽通孔,
            右側出現兩常規較大通                3D封裝
                                                                                               底晶扮演數據交通指揮
            孔則為跑電流的供電捷
            徑。此平台將用於HPC
            與AI等CPU的封裝,中
            圖與下圖為2.5D與3D

            封裝的對比,                                                                         3D封裝
            而下圖銅銅
            對接的跨距
            (Pitch)僅5µm
            遠低於人髮的
            75µ m,其難
            度可想而知。          3D封裝
   24   25   26   27   28   29   30   31   32   33   34