Page 25 - 電路板季刊第111期
P. 25
電路板季刊 2026.4 專業技術 23
5.11 高速光通訊將從光模塊轉為光電共封裝(1)
5.11 ৷Έஷৃਗ਼Έᅼ෯ᔷމΈཥ܆ༀ(1) 者 僅 就 耗 電 到 之 多 ， 後
耗
的
件
情
形
電
器
光
圖
明
模
各
中
塊
，
上 上左圖說明光模塊中各器件的耗電情形，原本800G者僅DSP就耗電到15W之多，後
說
左
原
本
器
各
把
件
來 來把DSP各器件擠
上左圖說明光模塊中 擠
晶
片
入 入Carrier晶片後
後
各器件的耗電情形，原本
才 才獲改善。CPO
獲
。
改
善
本
800G者僅DSP就耗電到
雖 雖然初建成本很
成
初
建
很
然
長
高 高但長期工作的
期
但
作
工
的
15W之多，後來把DSP獨
是
還
電
得
。
省 省電還是值得。
值
立器件擠入Carrier晶片後才
模
明
光
說
圖
右 右中圖說明光模
中
獲改善。CPO雖然初建成
原
插
接
塊 塊原插接
PCBA時由於銅
時
本很高但長期工作的省電
由
於
銅
線 線太長而造成延
太
造
成
而
長
延
還是值得。右中圖說明光
下
右
圖
遲 遲。右下圖是把
是
。
把
模塊原插接 PCBA時由於銅
塊
移
光 光模塊移入
入
模
線太長而造成延遲。右下
為
個
多
CPO成為多個
成
使
電
引
光 光引擎而使電傳
而
擎
圖是把光模塊移入CPO成
傳
遲
變 變短延遲降低。
短
。
低
延
降
為多個光引擎而使電傳變
預 預計2026下半
半
計
下
短延遲降低。預計2026下
將
料
資
年 年AI資料中心將
中
心
半年AI資料中心將漸改光模
塊
為
光
模
漸 漸改光模塊為
改
及
電
塊為CPO以省電及加速。
以
省
CPO以省電及
5.12 ৷Έஷৃਗ਼Έᅼ෯ᔷމΈཥ܆ༀ(2)
下圖說明『光進銅退』的四個步驟；(1)目前DC或網通的光通訊仍以插拔式光模
5.12 高速光通訊將從光模塊轉為光電共封裝(2)
塊插接PCB板邊接座為主流，由於PCB銅線電傳會拖累速度，於是(2)把光模塊的功
)
1
圖
說
在
目
下 下圖說明『光進銅退』的四個步驟；(1)目前DC或網通的光通訊仍以插拔式光模塊裝在
的
個
四
步
(
；
驟
前
仍
以
訊
塊
插
模
光
拔
式
或
裝
D
C
網
光
通
通
的
『
光
進
退
明
銅
』
能壓縮成為光引擎的封件，並近距安裝在ASIC封件之旁(3) 將光引擎晶片移入載板而
是
光
流
傳
(
於
電
成
為
度
累
壓
P PCB板邊為主流，由於PCB銅線電傳會拖累速度，於是(2)把光模塊的功能壓縮成光引擎封件
速
能
主
會
的
於
縮
，
拖
功
P
，
擎
把
B
光
板
封
B
由
邊
塊
件
線
模
2
C
引
C
)
銅
與ASIC晶片採傳統2.0級的共封裝 (4)於載板頂面再增加中介層，並將光引擎晶片與
S
移
I
採
I
板
與
載
而
晶
A
件
入
C
S
片
A
片
將
0
近
級
裝
.
光
封
的
(
旁
封
)
共
3
裝
統
並 並近距安裝在ASIC封件之旁(3) 將光引擎晶片移入載板而與ASIC晶片採傳統2.0級的共封裝
晶
傳
之
在
擎
2
距
安
引
C
ASIC晶片進行2.5級中介層的共封裝。整體規劃雖然很完美，但技術困難與成本上升
劃
級
規
封
先
中
共
進
裝
整
體
的
介
。
加
晶
再
擎
( (4 )於載板再增加中介層，並將光引擎晶片與ASIC晶片進行2.5級的先進共封裝。整體規劃
，
A
片
與
光
4
將
層
並
板
引
增
進
行
片
於
.
5
載
2
)
C
晶
S
I
的現實，只能將就著走一步算一步了。 實 ， 只 能 牽 就 著 走 一 步 算 一 步 了 。
成
難
與
術
然
很
完
，
現
技
但
困
的
上
本
雖 雖然很完美，但技術困難與成本上升的現實，只能牽就著走一步算一步了。
美
升
PCB板邊插接
封件
Traditional
