Page 105 - 電路板季刊第109期

電路板季刊 2025.10 產業脈動 103

ɧe อጳ΋ආ܆ༀҦஔj 目前台積電已規劃在嘉義AP7廠設

CoPoSၾCoWoP 置CoPoS的量產據點，預計2026年啟動
實驗線，最快在2028年底投入量產。此
近年來，AI與高效能運算的需求快
外，美國亞利桑那州的先進封裝廠，也
速增長，推動先進封裝技術不斷突破，
將同步導入CoPoS與SoIC（System-on-
而先進封裝的演進又進一步加速AI晶片
Integrated-Chips）等平台。
效能的提升，形成明顯的產業互動效
應。台積電在CoWoS（Chip-on-Wafer- 2eCoWoPj ˸PCBމਿᓾٙ௴อ܆ༀ
on-Substrate）成功量產並廣泛應用的 ݖ࿴
基礎上，進一步提出CoPoS（Chip-on- 與CoPoS以「擴大產能」為主要訴

Panel-on-Substrate）技術方案，結合 求不同，CoWoP則是以PCB為基礎的
玻璃基板與面板級封裝（F O PLP）， 創新封裝架構，被視為CoWoS的下一
試圖突破現有的產能與成本瓶頸。與此 代演進方案。其核心思路是在CoWoS
同時，NVIDIA 與其供應鏈夥伴則著手 封裝架構上砍掉三樣東西：載板、BGA
推進另一項被視為CoWoS演進方案的 焊球與散熱蓋（IHS, Integrated Heat
CoWoP（Chip-on-Wafer-on-PCB）。 Spreader 或Package Lid），讓帶有
雖然仍處於概念與早期研發階段，但由 中介層的裸片直接焊接在有高密度布線
於其「以 PCB 取代載板」的創新架構， 的P CB上。理論上，這樣的設計大幅
再加上NVIDIA的帶動效應，迅速成為產 縮短了訊號路徑，有助於降低傳輸損

業矚目的焦點。 耗；同時移除散熱蓋後，晶片可直接散
熱，解決了散熱難題，效能也有望進一
1eCoPoSj ˸ޚᆨਿؐމࣨːٙࠦؐ
步釋放。更重要的是，若能成功實現，
ॴආʷ
CoWoP的成本結構將更具競爭力，因為
CoPoS為台積電提出的最新封裝技
PCB的價格遠低於高階ABF載板。
術，結合了CoWoS與FOPLP的特性。其
目前傳出CoWoP已進入NVIDI A
核心概念是採用方形玻璃基板（Panel）
Rubin系列的可行性測試階段，預計
取代矽中介層，藉此解決大尺寸AI晶片
2025年底啟動驗證，並可能於2027年展
的翹曲問題；同時引入面板級設計思
開試產，未來有望率先應用於新一代頂
維，「以方代圓」，可將基板利用率提
級AI晶片。
升約 20%，進一步提高批次封裝效率，
擴大產能並降低成本。 不過從設計概念到量產應用，仍

然而，CoPoS並非毫無挑戰。玻璃 有漫長的路要走。若以可量產的條件為
基板雖具低熱膨脹係數與優異的翹曲控 前提，當前P CB線寬的製程極限約為
制能力，但其加工難度（包括鑽孔、電 30µm，與CoWoS的5µm相比差距明
鍍、切割等）與材料脆性等問題，仍有 顯，這將使得佈線密度不足，得需要更
待材料與設備端共同突破。 多層數才能完成原本5µ m等級的設計
（這可能反而增加訊號傳輸路徑）；且