Page 38 - 電路板季刊第107期

36 專業技術 用於人工智慧伺服器的先進PCI Express接收端訊號品質驗證

̬e ಻༊˓ج

本節將詳細介紹測試手法，細分為十一個步驟：
步驟一：將測試治具(interposer board)安裝於中央處理器插槽。

步驟二： 將SMA電纜線分別接於測試治具的接收端(RX)差動訊號P/N與示波器
channel 1和channel 3。

步驟三： 將SMA接頭分別接於測試治具發送端(TX)差動訊號P/N與示波器上的訊
號產生器(Pattern Generator)。

步驟四：將轉接卡接上主機板。
步驟五：將PCIe Device接上轉接卡。

步驟六：將主機板接上電源並且啟動。

步驟七： 確定PCIe Device自動進入合規性模式(compliance mode)並且持續送出
PCIe Gen1的合規性圖形訊號(compliance patterns)。
步驟八： 透過從示波器的訊號產生器發送 100MHz 時脈訊號，將合規模式切換為

我們所需的 PCIe Gen5 合規性圖形訊號。
步驟九：以 2.0M UI 記錄長度擷取所需的 PCIe Gen5 合規性圖形訊號。

步驟十： 將我們擷取的 PCIe Gen5 合規性圖形訊號波形輸入 Sigtest Phoenix
工具。

步驟十一：Sigtest Phoenix[1]工具產生眼圖和分析報告。
藉由調整TxEQ 從Preset 0至Preset 10並且重複步驟八至十一即可獲得不同

Preset在接收端的眼圖。並且使用不同的轉接卡且重複以上的步驟，以獲得不同走線
損耗影響的眼圖特性。

ʞe ഐ؈ʱؓ

首先介紹此實驗環境配置。根據圖 一，我們使用 Keysight UXR0504A Infiniium
UXR 系列示波器，該示波器具有 50GHz 頻寬、4 通道輸入和 256GSa/s 取樣率，以

滿足 PCI Express 架構 PHY 測試規格 [2]、修訂版 5.0、版本 1.0 的要求。我們使用
的測試系統是 Intel PCIe Gen5 參考板，我們使用的設備是 Intel Agilex® 7 FPGA I 系
列 FPGA 開發套件 (DK-DEV-AGI027 R1BES)。高速實時示波器配置如表一所示。
我們設定的示波器頻寬為33GHz，取樣率大於128GSa/s，擷取的UI數量為2,000,000
UI，記錄的時間長度大於62.5 µs。